• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die Zuverlässigkeit von Speichern wird durch die Verwendung von Redundanz zum Reparieren von durch ECC erkannten Fehlern verbessert. Bei einer Ausführungsform repariert Redundanz Fehler, die nicht durch ECC korrigiert werden können. Die Redundanz kann die Verwendung elektronischer Schmelzverbindungen umfassen, wodurch Reparaturen möglich werden, nachdem ein den Speicher enthaltendes IC gekapselt wurde. Die Redundanz kann auch vor der Kapselung des ICs durchgeführt werden.
    公开号:DE102004028340A1
    申请号:DE200410028340
    申请日:2004-06-11
    公开日:2005-01-27
    发明作者:Michael Jacob；Thomas Dr. Roehr；Jörg WOHLFAHRT
    申请人:Infineon Technologies AG；
    IPC主号:G06F11-10
    专利说明:
    [0001] DieErfindung betrifft allgemein integrierte Schaltungen (ICs) und insbesonderedie Verbesserung der Zuverlässigkeitvon Speichern.
    [0002] Nichtflüchtige Speicherzellenwie zum Beispiel ferroelektrische Speicherzellen werden in Halbleiterspeicherbausteinenverwendet. Bei solchen ferroelektrischen Speicherzellen kommen ferroelektrischeMetalloxid-Keramikmaterialien, wie zum Beispiel Bleizirconattitanat(PZT) zur Verwendung. Es könnenauch andere Arten von ferroelektrischem Material verwendet werden,wie zum Beispiel Strontiumbismuttantalat (SBT) oder Bleilanthanzirkontitanat (PLZT). 1 zeigt eine ferroelektrischeSpeicherzelle 105 mit einem Transistor 130 undeinem ferroelektrischen Kondensator 140. An eine Plattenleitung 170 isteine Kondensatorelektrode 142 gekoppelt, und eine weitereKondensatorelektrode 141 ist an den Transistor gekoppelt,der den Kondensator abhängigvon dem Zustand (aktiv oder inaktiv) einer an das Transistorgategekoppelten Wortleitung 150 selektiv an eine Bitleitung 160 an-oder von dieser abkoppelt. Eine Vielzahl von Speicherzellen istdurch Wortleitungen, Bitleitungen und Plattenleitung (en) verbunden,Unterstützungsschaltkreisesind vorgesehen, um den Zugriff auf die Speicherzellen zu ermöglichen.
    [0003] Derferroelektrische Speicher speichert in dem Kondensator Daten alsRemanentpolarisation. Der in der Speicherzelle gespeicherte Logikwert hängt vonder Polarisation des ferro elektrischen Kondensators ab. Um die Polarisationdes Kondensators zu ändern,muss an seine Elektroden eine Spannung angelegt werden, die größer alsdie Umschaltspannung (Koerzitivspannung) ist. Ein Vorteil des ferroelektrischenKondensators besteht darin, dass er seinen Polarisationszustandnach dem Entfernen der Stromversorgung beibehält, so dass sich eine nichtflüchtige Speicherzelleergibt.
    [0004] Aufdie Speicherzellen kann zum Beispiel durch einen Prozessor zugegriffenwerden, um Daten (z.B. ein Datenwort) abzurufen. Die Breite desDatenworts hängtvon der Speicherarchitektur ab. Zum Beispiel kann die Breite desWorts gleich 4 Bit sein. Es könnenauch andere Datenwortlängennützlichsein. Wenn auf ein Datenwort zugegriffen wird, können Fehler auftreten. ZumBeispiel kann aufgrund einer defekten Speicherzelle 1 Bit des Datenwortsfehlerhaft sein. Um die Wahrscheinlichkeit eines Systemausfallsaufgrund defekter Speicherzellen zu vermeiden oder zu verringern,werden Fehlerkorrekturcodes (ECC) oder -techniken verwendet. ECC-Technikenerkennen und korrigieren falls möglichFehler in einem Datenwort. Die Anzahl fehlerhafter Bit in einemDatenwort, die korrigiert werden können, hängt von der verwendeten Fehlerkorrekturtechnikab.
    [0005] Mansieht, dass ECC die Funktionszuverlässigkeit durch Korrigierenvon Fehlern in einem Datenwort verbessern kann. Falls die Anzahlvon Fehlern in einem Datenwort die Möglichkeiten eines bestimmtenECC übersteigt,käme esjedoch zu einem Systemausfall. Zum Beispiel würde bei einem ECC, der ein Bitreparieren kann, ein zweites ausfallendes Bit in dem Datenwort,auf das zugegriffen wird, zu einem Totalausfall führen.
    [0006] Ausder obigen Erläuterungist es wünschenswert,durch Speicherfehler in ICs verursachte Ausfälle zu vermeiden oder zu verringern.
    [0007] 1 zeigt eine ferroelektrischeSpeicherzelle;
    [0008] 2 zeigt eine Gruppe ferroelektrischer Speicherzellen,die in einer Reihenarchitektur angeordnet sind;
    [0009] 3 zeigt einen Redundanzblockgemäß einerAusführungsformder Erfindung; und
    [0010] 4 zeigt einen Prozess zumVerringern von Speicherausfällengemäß einerAusführungsformder Erfindung.
    [0011] DieErfindung betrifft das Verbessern der Zuverlässigkeit von Speichern undinsbesondere das Verbessern der Zuverlässigkeit unter Verwendung vonFehlerkorrektur und Redundanz. Bei einer Ausführungsform umfasst ein Verfahrenzum Verbessern der Zuverlässigkeitvon Speichern das Abrufen eines Datenworts aus dem Speicher. MitFehlerkorrekturcode wird bestimmt, ob das Datenwort etwaige Fehlerenthältoder nicht. Wenn das Datenwort einen Fehler enthält, wird mit Speicherredundanzmindestens die dem Fehler entsprechende Speicherzelle repariert.Bei einer Ausführungsformwird Redundanz verwendet, wenn das Datenwort einen Fehler enthält, dernicht durch Fehlerkorrekturcode korrigiert werden kann.
    [0012] DieErfindung betrifft das Verringern von Speicherausfällen. DieErfindung kann zum Beispiel auf verschiedene Arten von Verarbeitungssystemen anwendbarsein. Ein System kann zum Beispiel einen Prozessor enthalten, derauf ein oder mehrere Speicher-ICs zugreift. Als Alternative können der Prozessorund das Speicherfeld zu einem einzigen IC, wie zum Beispiel einemSystem auf einem Chip (SOC) zusammengefasst werden. Bei einer Ausführungsformkann das Speicherfeld flüchtigeoder nichtflüchtigeSpeicherzellen enthalten.
    [0013] Beieiner Ausführungsformumfasst das Speicherfeld nichtflüchtigeSpeicherzellen. Außerdemsind andere Arten von Speicherzellen nützlich. Vorzugsweise sind dienichtflüchtigenSpeicherzellen ferroelektrische Speicherzellen, wie zum Beispieldie in 1 beschriebenen.Die Speicherzellen können ineiner gefalteten oder offenen Bitleitungsarchitektur angeordnetwerden. Auch andere Arten von Speicherarchitekturen, zum BeispielReihenschaltungsarchitekturen, sind nützlich. Reihenschaltungsarchitekturenwerden zum Beispiel in dem US-Patent mit dem Titel "Semiconductor MemoryDevice and Various Systems Mounting Them", US-Patent Nr. US 5,903,492 , angemeldet am 10.6.1997,auf das hiermit ausdrücklichfür alleZwecke Bezug genommen wird, beschrieben.
    [0014] MitBezug auf 2 ist eineGruppe 203 von Speicherzellen 205 in einer Reihenschaltungsarchitekturangeordnet. Die Speicherzellen der Gruppe, die jeweils einen parallelzu einem Kondensator 240 geschalteten Transistor 230 umfassen,sind in Reihe geschaltet. Ein Ende 209 einer Gruppe istzum Beispiel übereinen Auswahltransistor 238 an eine Bitleitung 250 gekoppelt,währenddas andere Ende 208 an eine Platten leitung 270 gekoppeltist. Die Gates der Transistoren sind an jeweilige Wortleitungengekoppelt.
    [0015] Umein Feld zu bilden, ist eine Vielzahl von Zellengruppen durch Wortleitungen,Bitleitungen und Plattenleitung (en) verbunden. Das Feld kann inBlöckeoder Unterfelder unterteilt sein. Die Bitleitungen werden an eineLeseverstärkerschaltunggekoppelt, um Speicherzugriffe (z.B. Lese- und Schreiboperationen)zu ermöglichen.Im allgemeinen sind zwei Bitleitungen an einen Leseverstärker gekoppelt,wodurch eine Spalte in dem Feld gebildet wird. Das Feld kann sokonfiguriert sein, dass es die Anzahl von Bit ausgibt, die gleicheinem Datenwort sind. Außerdem sindandere Feldarchitekturen oder -konfigurationen nützlich.
    [0016] Wiebereits beschrieben, dient ECC zur Verbesserung der Zuverlässigkeitvon Speichern durch Korrigieren von Fehlern, die in einem abgerufenen Datenworterkannt werden. Wenn die Möglichkeiten vonECC jedoch überschrittenwerden (z.B, wenn die Anzahl von fehlerhaften Bit in dem Datenwortdie Anzahl durch ECC korrigierbarer fehlerhafter Bit übersteigt),tritt ein Ausfall auf. Mit einem Paritätsbit kann man bestimmen, wanndie Möglichkeitenvon ECC überschrittenwerden. Es könnenauch andere Techniken zur Bestimmung, wann die Möglichkeiten von ECC überschrittensind, verwendet werden. Gemäß einerAusführungsformder Erfindung werden die Möglichkeitenvon ECC durch Verwendung von Redundanz erweitert, um defekte Speicherzellenzu reparieren.
    [0017] Beieiner Ausführungsformder Erfindung wird eine Redundanzeinheit zum Beispiel in dem IC vorgesehen.Die Redundanzeinheit ist vorzugsweise einem Speicherfeld zugeordnet.Bei Speicherarchitekturen, in denen das Feld in Blöcke aufgeteilt ist, kannman mit der Redundanzeinheit Defekte in allen Blöcken reparieren. Alternativdazu kann eine Redundanzeinheit jedem Block oder bestimmten derBlöckezugeordnet werden. FürSpeicher-ICs ist es vorzuziehen, dass jedes IC seine eigene Redundanzeinheitenthält.Die Bereitstellung von Redundanz auf Systemebene kann auch nützlich sein.Die Redundanzeinheit repariert defekte Speicherzellen an Adressen,die durch ECC identifizierten Fehlern entsprechen. Vorzugsweiserepariert die Redundanzeinheit defekte Speicherzellen an Adressen,die Fehlern entsprechen, die durch ECC identifiziert wurden, abernicht durch ECC korrigiert werden konnten. Das Reparieren defekterSpeicherzellen kann vor oder nach Kapselung des ICs erreicht werden.
    [0018] 3 zeigt einen für Redundanzverwendeten Redundanzblock 304 gemäß einer Ausführungsformder Erfindung. Wie gezeigt, umfasst der redundante Block mindestensein redundantes Element 320. Vorzugsweise umfasst die redundanteEinheit eine Vielzahl redundanter Elemente 320a–h.Die Anzahl redundanter Elemente hängt zum Beispiel von Entwurfspezifikationenund -anforderungen ab. In der Regel beträgt die Anzahl von Redundanzelementen etwa4 – 6%der Größe des Speichers.Es sind auch andere Anzahlen von redundanten Elementen nützlich.Die Anzahl redundanter Elemente wird vorzugsweise so gewählt, dassEntwurfsspezifikationen oder -anforderungen erfüllt werden. Ein redundantesElement kann eine Vielzahl von Speicherzellen für Zeilen- und/oder Spaltenredundanzumfassen. Die Speicherzellen der redundanten Elemente sind vorzugsweisevom selben Typ wie die, die sie ersetzen sollen (z.B. selber Typvon Speicherzellen wie bei dem Hauptfeld). Die Granularität des redundantenElements kann so gewähltwerden, dass Erfordernisse des Entwurfs berücksichtigt werden. Zum Beispiel kannein redundantes Element so entworfen werden, dass es ei ne Gruppevon Zeilen, Spalten oder Zellen ersetzt. Das redundante Elementkann auch so entworfen sein, dass es eine einzige Speicherzelleersetzt.
    [0019] Inder Regel wird das Speicherfeld in Speicherelemente aufgetrennt,die den redundanten Elementen entsprechen. Wenn in einem Speicherelementein Defekt auftritt, wird es mit einem redundanten Element ersetzt.Jedes redundante Element ist einem Schmelzverbindungsblock 332 auseiner Schmelzverbindungsbank 330 zugeordnet. Im vorliegendenKontext werden ein redundantes Element und ein zugeordneter Schmelzverbindungsblockals eine "Redundanzeinheit" bezeichnet. EinSchmelzverbindungsblock enthälteine Vielzahl von Schmelzverbindungen zur Ermöglichung von Redundanz. Die Verwendungvon Schmelzverbindungen zur Ermöglichungvon Redundanz wird zum Beispiel von Taylor et al., IEEE JSSC, BandSC-20, Nr. 5 (Oktober 1985) beschrieben, worauf hiermit für alle ZweckeausdrücklichBezug genommen wird. Die Schmelzverbindungen werden mit der Adressedes defekten Speicherelements programmiert, das durch das redundanteElement ersetzt werden soll.
    [0020] 4 zeigt einen Prozess zumVerringern von Speicherausfällengemäß einerAusführungsformder Erfindung. Bei einer Ausführungsformleitet eine Anforderungseinheit im Schritt 410 eine Leseoperationan dem Speicherfeld ein. Die Anforderungseinheit umfasst zum Beispieleinen Prozessor, der einen gewünschtenProzess durchführt.Der Prozess ist zum Beispiel ein Prozess, der während des normalen Betriebsdes Prozessors ausgeführtwird. Alternativ dazu könnteder Prozess ein Selbsttest sein, der unter Verwendung eines Modulsfür eingebauten Selbsttestdurchgeführtwird. Andere Arten von Prozessen, wie zum Beispiel ein Selbsttest,der während desHerauffahrens oder im Testmodus durchgeführt wird, können auch nützlich sein. Die Anforderungseinheitund das Speicherfeld könnenauf einem einzigen Chip, wie zum Beispiel einem SOC, integriert sein.Alternativ dazu werden die Anforderungseinheit und das Speicherfelddurch Busse verbunden. Sie könnensich auf derselben Leiterplatte oder auf verschiedenen Leiterplattenbefinden. Es könnenauch andere Arten von Anordnungen nützlich sein.
    [0021] Wennein Lesen eingeleitet wird, wird eine Leseadresse erzeugt. Die Leseadressewird zum Beispiel durch dem Speicherfeld zugeordnete Unterstützungsschaltkreisedecodiert. Ein Wort von Daten entsprechend der decodierten Leseadressewird aus dem Speicherfeld ausgegeben. Im Schritt 420 werdendie gelesenen Daten mit ECC-Techniken geprüft, um festzustellen, ob einFehler aufgetreten ist. Der Fehler kann zum Beispiel durch eineoder mehrere der Leseadresse zugeordneten defekten Speicherzellenverursacht werden. Bei einer Ausführungsform wird der ECC durchein ECC-Modul durchgeführt. DasECC-Modul ist zum Beispiel Teil der Unterstützungsschaltkreise oder Funktiondes Speicherfelds oder Speicher-ICs. Die Bereitstellung eines ECC-Moduls,das Teil des Prozesses oder Verarbeitungssystems ist, ist ebenfallsnützlich.
    [0022] Beieiner Ausführungsformumfasst der ECC Hamming-Code. Andere ECC-Techniken, wie zum BeispielReed-Solomon- oder Viterbi-Codes sind auch nützlich. Die Fehlerkorrekturmöglichkeitendes ECC hängenvon der bestimmten Art von verwendetem ECC ab. Zum Beispiel kannder ECC so entworfen werden, dass ein Einzelbitfehler in dem Datenwortkorrigiert wird. Die Implementierung eines ECC, der zwei Bit- odereine andere Anzahl von Bitfehlern korrigieren kann, kann auch nützlich sein.Der ECC kann in Hardware, in Software oder in einer Kombinationvon beidem implementiert werden.
    [0023] Wennder ECC keinen Fehler erkennt, werden die gelesenen Daten im Schritt 490 derAnforderungseinheit zugeführt.Wenn dagegen ein Fehler erkannt wird (z.B. Paritätsbit gesetzt), bestimmt der ECC,ob der Fehler korrigiert werden kann (Schritt 440). Wennder Fehler in dem Datenwort korrigiert werden kann, wird er durchECC korrigiert. Das korrigierte Datenwort wird dann zum Beispielder Anforderungseinheit zugeführt.
    [0024] Fallsder Fehler nicht durch ECC korrigiert werden kann, prüft die Anforderungseinheitden Redundanzblock, ob redundante Elemente zur Reparatur defekterZelle(n), die der Leseadresse zugeordnet sind, verfügbar sind(Schritt 460). Das Prüfendes Redundanzblocks kann durch Startlogik oder -schaltkreise erzieltwerden, die die Verfügbarkeitvon Redundanzelementen bestimmt bzw. bestimmen. Wenn kein redundantesElement verfügbarist, würdeim Schritt 480 ein Systemausfall angezeigt werden.
    [0025] Wenndagegen redundante Elemente verfügbarsind, werden die defekten Zellen im Schritt 470 mit redundantemElement oder Elementen ersetzt. Es können verschiedene Technikenfür Redundanzzum Reparieren der defekten Zellen verwendet werden. Zum Beispielkann das defekte Wort mit Spaltenredundanz ersetzt werden. Alternativdazu kann auch ein bitweises Ersetzen nützlich sein. Nachdem das defekteWort bzw. die defekten Zellen erfolgreich ersetzt wurden, wird dasSystem im Schritt 474 zurückgesetzt und nimmt im Schritt 476 denBetrieb wieder auf. Durch Verwendung von Redundanz kann also ECCerweitert werden, um Systemausfällezu vermeiden.
    [0026] Beieiner anderen Ausführungsformkann, auch wenn der Fehler korrigierbar ist, ein Reparieren defekterSpeicherzellen durchgeführtwerden. Vorzugsweise sind die korrigierbaren Fehler keine (z.B. durchAlfateilchen verursachte) vorübergehenden Fehler,sondern (z.B. durch defekte Speicherzellen verursachte) permanenteFehler. Permanente Fehler könnenzum Beispiel durch Verfolgen von Fehleradressen festgestellt werden.Wenn Fehler beständig aneiner bestimmten Adresse auftreten, würde dies anzeigen, dass derFehler durch eine defekte Zelle verursacht wird. Das Korrigierenkorrigierbarer Fehler kann vorteilhaft sein, da der Fehlerkorrekturzugeordnetes Overhead vermieden werden kann, wodurch die Leistungverbessert wird. Dies kann jedoch die Verwendung einer größeren Anzahlredundanter Elemente erfordern, wodurch die Chipgröße zunimmt.
    [0027] Wiebeschrieben, kann die Verwendung von ECC und Redundanz Speicherausfälle verringern, nachdemdas IC gekapselt wurde. Um Redundanz nach der Kapselung von IC zuermöglichen,werden elektronische Schmelzverbindungen verwendet. Es können verschiedeneArten elektronischer Schmelzverbindungen verwendet werden. Zum Beispielsind elektronische Schmelzverbindungen nützlich, die aus ferroelektrischenoder nichtflüchtigenSpeicherzellen gebildet werden. Wenn nichtflüchtige Speicherzellen in demFeld verwendet werden, werden die Schmelzverbindungen vorzugsweiseaus derselben Art nichtflüchtigerSpeicherzellen gebildet. Außerdemsind andere Arten elektronischer Schmelzverbindungen, wie zum BeispielAntischmelzverbindungen, nützlich. Alternativdazu kann man hybride Schmelzverbindungsblöcke verwenden, die sowohl elektronische alsauch Laser-Schmelzverbindungen enthalten. Solche hybriden Schmelzverbindungenwerden zum Beispiel in der US-Patentanmeldungmit dem Titel "ImprovedFerroelectric Memory Architecture", USSN 10/065,125, angemeldet am 19.9.2002,beschrieben, worauf hiermit füralle Zwecke ausdrücklichBezug genommen wird.
    [0028] DasReparieren defekter Speicherzellen kann auch durch Verwendung desin 4 beschriebenen Prozessesauf Waferebene (z.B. vor der Kapselung) durchgeführt werden. Zum Beispiel kanndas Speicherfeld vor der Kapselung mit ECC getestet werden. DasTesten kann zum Beispiel unter Verwendung von Testern erreicht werden.Der ECC sollte dieselben oder geringere Fähigkeiten als der beim normalenBetrieb verwendete ECC aufweisen. Vorzugsweise sollte der beim Wafertestenverwendete ECC derselbe sein wie der, der beim normalen Betriebverwendet wird. Bei der Reparatur defekter Speicherzellen vor derKapselung könnenzur Programmierung der redundanten Elemente Laserschmelzverbindungenverwendet werden. Außerdem sindelektronische, hybride oder kombinierte elektronische, hybride und/oderLaser-Schmelzverbindungen nützlich.Bei einer anderen Ausführungsform können Reparaturennach der Kapselung auf Waferebene durchgeführt werden. Der Redundanzblock kanneine Kombination von Laser-, elektronischen und/oder hybriden Schmelzverbindungenenthalten.
    [0029] Obwohldie Erfindung insbesondere mit Bezug auf verschiedene Ausführungsformengezeigt und beschrieben wurde, ist für Fachleute erkennbar, dassModifikationen und Änderungenan der vorliegenden Erfindung vorgenommen werden können, ohnevon ihrem Gedanken und Schutzumfang abzuweichen. Der Umfang derErfindung sollte deshalb nicht anhand der obigen Beschreibung, sondernmit Bezug auf die angefügtenAnsprüchebestimmt werden.
    权利要求:
    Claims (12)
    [1] Verfahren zum Verringern von Speicherausfällen, mitden folgenden Schritten: Abrufen eines Datenworts aus einemSpeicher entsprechend einer Speicheradresse; Bestimmen, obdas Datenwort einen Fehler enthält, unterVerwendung eines Fehlerkorrekturcodes; und Reparieren mindestenseiner Speicherzelle, die dem Fehler in dem Datenwort entspricht,unter Verwendung von Speicherredundanz.
    [2] Verfahren nach Anspruch 1, wobei der Speicher ferroelektrischeSpeicherzellen umfasst.
    [3] Verfahren nach Anspruch 1 oder 2, wobei das Reparierendurchgeführtwird, wenn die Fehlerkorrektur den Fehler in dem Datenwort nichtkorrigieren kann.
    [4] Verfahren nach einem der Ansprüche 1 bis 3, wobei der SpeicherSpeicherzellen umfasst, die in einer gefalteten Bitleitung, eineroffenen Bitleitung, einer offen-gefalteten Bitleitung oder einerReihenschaltungsarchitektur angeordnet sind.
    [5] Verfahren nach einem der Ansprüche 1 bis 4, wobei das Abrufendes Datenworts eine Leseoperation umfasst.
    [6] Verfahren nach einem der Ansprüche 1 bis 5, wobei die Redundanzeinen Redundanzblock umfasst, der mindestens eine Redundanzeinheitenthält, wobeieine Redundanzeinheit ein Redundanzelement mit einem Speicher aufweist,das einem Schmelzverbindungsblock zugeordnet ist, wobei der Schmelzver bindungsblockSchmelzverbindungen zur Programmierung einer dem Fehler zugeordneten Adresseumfasst.
    [7] Verfahren nach Anspruch 6, wobei der Schmelzverbindungsblockelektronische Schmelzverbindungen umfasst.
    [8] Verfahren nach Anspruch 6, wobei der Schmelzverbindungsblockeinen Hybrid-Schmelzverbindungsblock mit einem ersten Subschmelzverbindungsblockmit elektronischen Schmelzverbindungen und einem zweiten Subschmelzverbindungsblockmit durch Laser durchtrennbaren Schmelzverbindungen umfasst.
    [9] Verfahren nach Anspruch 7 oder 8, wobei die elektronischenSchmelzverbindungen ferroelektrische Speicherzellen umfassen.
    [10] Verfahren nach Anspruch 6, wobei der Schmelzverbindungsblockdurch Laser durchtrennbare Schmelzverbindungen umfasst.
    [11] Verfahren nach einem der Ansprüche 1 bis 10, wobei das Abrufendes Datenworts das Testen von Speicher vor der Kapselung einer integrierten Schaltung,die den Speicher enthält,umfasst.
    [12] Verfahren nach einem der Ansprüche 1 bis 11, wobei das Abrufendes Datenworts eine Leseoperation während des normalen Betriebseiner integrierten Schaltung, die den Speicher enthält, umfasst.
    类似技术:
    公开号 | 公开日 | 专利标题
    US4860260A|1989-08-22|Semiconductor memory device with testing of redundant memory cells
    JP3888631B2|2007-03-07|半導体メモリおよび半導体メモリの検査方法並びに製造方法
    KR0158510B1|1999-02-01|용장성 메모리셀의 테스트 절차용으로 활용가능한 용장성 디코더를 구비한 반도체 메모리 장치
    US6365421B2|2002-04-02|Method and apparatus for storage of test results within an integrated circuit
    KR960000681B1|1996-01-11|반도체메모리장치 및 그 메모리쎌 어레이 배열방법
    KR100560243B1|2006-03-10|Ｄｒａｍ 자체 수리를 수행하는 방법, 집적 회로 및 온 칩시스템
    US8402326B2|2013-03-19|Integrated circuit having memory array including ECC and column redundancy and method of operating same
    US5313424A|1994-05-17|Module level electronic redundancy
    KR100789517B1|2007-12-28|반도체 장치
    JP3251887B2|2002-01-28|Ｄｒａｍアッセンブリ
    EP1368812B1|2009-05-06|Schaltung und verfahren zur prüfung und reparatur
    US6324106B2|2001-11-27|Semiconductor memory device capable of recovering defective bit and a system having the same semiconductor memory device
    US6154851A|2000-11-28|Memory repair
    US7313022B2|2007-12-25|Non-volatile semiconductor memory
    KR100497164B1|2005-06-23|반도체 메모리 장치 및 그의 동작 방법
    JP3274332B2|2002-04-15|コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法
    EP1262996B1|2010-12-15|Integriertes halbleiterschaltungsbauelement
    KR100545225B1|2006-04-10|자체수리회로를 채용한 메모리 동작 테스트 방법 및 메모리 위치를 영구적으로 디스에이블하는 방법
    US6085334A|2000-07-04|Method and apparatus for testing an integrated memory device
    KR100603671B1|2006-07-20|비휘발성 메모리에 데이터를 저장하기 위한 방법
    EP1746606B1|2010-03-31|Speicherschaltung mit Paritätszellenmatrix
    US7529986B2|2009-05-05|Semiconductor device and testing method for same
    DE4027050C2|1992-01-09|
    KR100613535B1|2006-08-16|반도체 메모리 장치
    KR101251636B1|2013-04-05|반도체 기억 장치
    同族专利:
    公开号 | 公开日
    US7187602B2|2007-03-06|
    CN100392766C|2008-06-04|
    US20030179616A1|2003-09-25|
    CN1574101A|2005-02-02|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-01-27| OP8| Request for examination as to paragraph 44 patent law|
    2008-05-08| 8127| New person/name/address of the applicant|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2012-04-12| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|Effective date: 20120103 |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]